导航菜单

英特尔成为第一个演示三维堆叠逻辑芯片与foveros

多年来,内存制造商一直在使用互连技术,如通过硅通(TSV)垂直堆叠芯片。 与传统的二维过程相比,这种做法提供了较小的足迹,而且往往需要较少的功率,从而提高了效率。

在2018年建筑日,英特尔展示了一种新的3D封装技术,它被称为“Foveros”。根据Chipzilla的说法,它代表了第一次将3D堆叠的好处应用于逻辑上的集成。 这意味着CPU、图形和人工智能处理器可以垂直组装在其他组件之上。

考虑到新兴的物联网行业和5G无线技术的出现,Foveros可以在下一代小型因数设备的发展中发挥主要作用。

第一个Foveros产品预计在2019年下半年,将“将一个高性能的10nm计算堆叠芯片与一个低功耗的22FFL基模结合起来。”正如Verge强调的那样,这可能是英特尔在其10nm制造过程中遇到的问题:

英特尔表示,它将做一些所谓的2D堆叠,即将各种处理器组件分离成较小的芯片,每个芯片都可以使用不同的生产节点制造。 因此,英特尔可以名义上提供10nm的CPU,尽管如此,这些CPU内部仍有各种14nm和22nm的芯片模块。”

英特尔的一位代表告诉该出版物,Foveros处理器最终将出现在“从移动设备到数据中心”的一切中。

郑重声明:本文版权归原作者所有,转载文章仅为传播更多信息之目的,如作者信息标记有误,请第一时间联系我们修改或删除,多谢。